Серия 530

Серия 530

Габаритные чертежи корпусов микросхем

Наименование Аналог Функциональное назначение Номер ТУ Тип корпуса
530АП2 - Двунаправленный усилитель-формирователь АЕЯР.431200.140-15ТУ 402.16-32
530ГГ1 - Два генератора управляемые напряжением АЕЯР.431200.140-15ТУ 402.16-32
530ИЕ15 SN54S197 Асинхронный двоичный счетчик с предварительной установкой АЕЯР.431200.140-35ТУ 401.14-5
530ИЕ16 SN54S168 Синхронный 4-х разрядный реверсивный двоично-десятичный счетчик АЕЯР.431200.140-17ТУ 402.16-32
530ИЕ17 SN54S169 Синхронный 4-х разрядный реверсивный двоичный счетчик АЕЯР.431200.140-15ТУ 402.16-32
530ИП3 SN54S181 4-х разрядное арифметико-логич. устройство (АЛУ) АЕЯР.431200.140-12ТУ 4118.24-3
530ИП5 SN54S280 Девятиразрядная схема контроля четности/нечетности АЕЯР.431200.140-14ТУ 401.14-5
530КП11 SN54S257 Четырехразрядный селектор 2-1 с тремя устойчивыми состояниями АЕЯР.431200.140-07ТУ 402.16-32
530КП14 SN54S258 Четырехразрядный селектор 2-1 с тремя устойчивыми состояниями с инверсными выходами АЕЯР.431200.140-07ТУ 402.16-25
530КП15 SN54S251 Селектор-мультиплексор 8-1 с тремя сост. на выходах АЕЯР.431200.140-23ТУ 402.16-25
530КП2 SN54S153 Сдвоенный цифровой селектор-мультиплексор 4-1 АЕЯР.431200.140-06ТУ 402.16-32
530ЛА1 SN54S20 Два логических элемента «4И-НЕ» АЕЯР.431200.140-01ТУ 401.14-5
530ЛА16 SN54S140 Два логических элемента «4И-НЕ» (магистральный усилитель) АЕЯР.431200.140-10ТУ 401.14-5
530ЛА17 - Два логических элемента «4И-НЕ» (магистральный усилитель с тремя состояниями на выходе) АЕЯР.431200.140-10ТУ 401.14-5
530ЛА2 SN54S30 Логический элемент «8И-НЕ» АЕЯР.431200.140-01ТУ 401.14-5
530ЛА3 SN54S00 Четыре логических элемента «2И-НЕ» АЕЯР.431200.140-01ТУ 401.14-5
530ЛА4 SN54S10 Три логических элемента «3И-НЕ» АЕЯР.431200.140-04ТУ 401.14-5
530ЛА9 SN54S03 Четыре логических элемента “2И-НЕ” АЕЯР.431200.140-11ТУ 401.14-5
530ЛЕ1 SN54S02N Четыре логических элемента «2ИЛИ-НЕ» АЕЯР.431200.140-11ТУ 401.14-5
530ЛИ1 SN54S08 Четыре логических элемента «2И» АЕЯР.431200.140-41ТУ 402.16-32
530ЛИ3 SN54S11 Три логических элемента «3И» АЕЯР.431200.140-04ТУ 401.14-5
530ЛЛ1 SN54S32 Четыре логических элемента «2ИЛИ» АЕЯР.431200.140-29ТУ 401.14-5
530ЛН1 SN54S04 Шесть инверторов АЕЯР.431200.140-11ТУ 401.14-5
530ЛН2 SN54S05 Шесть инверторов с открытым коллектором АЕЯР.431200.140-20ТУ 401.14-5
530ЛП5 SN54S86 Четыре логических элемента «Исключающее 2ИЛИ» АЕЯР.431200.140-02ТУ 401.14-5
530ЛР11 SN54S51 Два логических элемента 2-2И-2ИЛИ-НЕ АЕЯР.431200.140-05ТУ 401.14-5
530ЛР9 SN54S64 Логический элемент 4-2-3-2И-4ИЛИ-НЕ АЕЯР.431200.140-05ТУ 401.14-5
530РУ2 - Статическое ОЗУ 64 бит (16х4) АЕЯР.431200.140-28ТУ 402.16-25
530СП1 SN54S85 Схема сравнения двух четырехразрядных чисел АЕЯР.431200.140-09ТУ 402.16-32
530ТВ10 SN54S113 Двойной J-K триггер с установкой единицы АЕЯР.431200.140-03ТУ 401.14-5
530ТВ11 SN54S114 Сдвоенный J-K триггер с установкой «0» и «1» и общей установкой нуля и синхронизацией АЕЯР.431200.140-03ТУ 401.14-5
530ТВ9 SN54S112 Двойной J-K триггер с установкой нуля и единицы АЕЯР.431200.140-03ТУ 402.16-32
530ТЛ3 SN54S132 Четыре триггера Шмидта с логикой 2И-НЕ на входе АЕЯР.431200.140-21ТУ 401.14-5
530ТМ2 SN54S74 Два D-триггера АЕЯР.431200.140-16ТУ 401.14-5
530ТМ8 SN54S175 Счетверенный D-триггер АЕЯР.431200.140-27ТУ 402.16-32
530ТМ9 SN54S174 Шесть D-триггеров АЕЯР.431200.140-22ТУ 402.16-32